Вестник Северо-Кавказского федерального университета. 2017. Вып. 1 (58). С.111-116
RUS
|
Автор(ы) Лукьянова Марина Владимировна, Лукьянов Алексей Сергеевич |
|
Организация (и) Северо-Кавказский федеральный университет |
|
Название СРАВНИТЕЛЬНЫЙ АНАЛИЗ АППАРАТНОЙ РЕАЛИЗАЦИИ СУММАТОРОВ НА FPGA |
|
Аннотация В данной работе рассмотрены два вида сумматоров, реализующие сложение двух двоичных чисел: с последовательным переносом и параллельно- префиксный. В статье произведено моделирование обеих архитектур на FPGA и их сравнительный анализ. Результаты моделирования для 4, 8, 16 и 32-разрядных устройств показали, что использование параллельно- префиксной архитектуры дает выигрыш в скорости до 41% по сравнению с последовательной архитектурой за счет увеличения аппаратных затрат до 71%. Сумматоры с параллельно-префиксной архитектурой стоит использовать для тех приложений, в которых главной задачей является достижение максимального быстродействия. С другой стороны, если требуется снижение аппаратных затрат и энергопотребления, то в этих случаях лучше использовать сумматор с последовательной архитектурой. |
|
Ключевые слова цифровое устройство, сумматор с последовательным переносом, параллельно-префиксный сумматор. |